Percobaan 2 Kondisi 18
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=0, B2=1
2. Gambar Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Prinsip kerja rangkaian T flip-flop ini adalah dengan memodifikasi JK flip-flop menjadi T flip-flop melalui penyatuan input J dan K. Dalam bentuk ini, T flip-flop berperan sebagai latch sederhana yang mampu menyimpan satu bit data.
Pada kondisi awal percobaan, ketika input B0 = 0 dan B1 = 0, maka kedua sinyal SET dan RESET aktif secara bersamaan. Akibatnya, kedua output langsung dipaksa bernilai 1 tanpa menunggu adanya sinyal clock (B2 tidak berpengaruh). Namun, karena kedua input tersebut aktif bersamaan, kondisi ini dianggap tidak valid atau tidak stabil, yang sering disebut sebagai forbidden state (kondisi terlarang).
Jika konfigurasi diubah, misalnya ketika input set diaktifkan (berlogika tinggi), maka output utama Q akan dipaksa menjadi ‘1’, sedangkan output komplemennya Q’ menjadi ‘0’. Sebaliknya, ketika input reset aktif, output Q akan menjadi ‘0’ dan Q’ menjadi ‘1’. Apabila kedua input set dan reset tidak aktif, maka T flip-flop akan beroperasi secara normal — yaitu output Q akan berubah atau toggle setiap kali terjadi falling edge pada sinyal clock (transisi dari 1 ke 0), ketika SW1 berada pada kondisi logika tinggi. Namun, jika SW1 berlogika rendah, output tidak akan berubah karena rangkaian berfungsi sebagai penyimpan data atau memori.
Komentar
Posting Komentar