FIGURE 7.20 Using AND gates to decode a MOD-8 counter
1. Pendahuluan[kembali]
Counter mod-8 adalah salah satu jenis penghitung dalam sistem digital yang mampu menghitung dari 0 hingga 7, atau sebanyak 8 kondisi berbeda sebelum kembali ke kondisi awal (reset ke 0). Sistem ini sering digunakan dalam aplikasi-aplikasi yang memerlukan penghitung berbasis kelipatan 8, seperti dalam pembagi frekuensi, sistem kendali, pemindaian data, dan rangkaian jam digital. Karena hanya memerlukan tiga bit biner untuk merepresentasikan delapan keadaan (2³ = 8), counter mod-8 dapat diimplementasikan secara efisien dengan menggunakan tiga flip-flop atau IC penghitung biner seperti 74LS90 atau 74ALS163.
Counter mod-8 dapat dirancang baik dalam bentuk asynchronous (ripple counter) maupun synchronous, tergantung pada kebutuhan kecepatan dan kestabilan sistem. Pada sistem asynchronous, setiap flip-flop dipicu oleh output flip-flop sebelumnya, sehingga dapat menimbulkan delay kumulatif. Sebaliknya, pada sistem synchronous, semua flip-flop dikendalikan secara bersamaan oleh sinyal clock, sehingga menghasilkan waktu respon yang lebih cepat dan akurat. Dengan karakteristik tersebut, counter mod-8 menjadi salah satu bangunan dasar penting dalam pengembangan rangkaian logika digital yang kompleks.
2. Tujuan [kembali]
- Mengetahui konsep dasar counter MOD 8
- Mengetahui prinsip kerja counter MOD 8 dalam sistem digital.
- Mampu merancang dan menganalisis rangkaian counter MOD 8 menggunakan IC dan gerbang logika.
3. Alat dan Bahan [kembali]
1. logicprobe
Probe logika adalah probe uji genggam berbiaya rendah yang digunakan untuk menganalisis dan memecahkan masalah keadaan logis ( boolean 0 atau 1)
B. Bahan
1. Logic state
Berfungsi untuk memberikan keterangan logika 1 atau 0
4. Dasar Teori [kembali]
Flip Flop JK
JK Flip-Flop adalah salah satu jenis flip-flop yang banyak digunakan dalam rangkaian digital sebagai elemen penyimpan satu bit data biner. Flip-flop ini memiliki dua input utama, yaitu J dan K, serta dua output, yaitu Q dan Q̅ (komplemen Q). Selain itu, JK Flip-Flop juga dikendalikan oleh sinyal clock (CLK), yang menentukan kapan perubahan keadaan output akan terjadi. Fungsi dasar dari JK Flip-Flop adalah memperbaiki kelemahan pada SR Flip-Flop yang tidak mengizinkan kondisi J = K = 1, di mana pada SR Flip-Flop kondisi ini menyebabkan keadaan tak terdefinisi. Pada JK Flip-Flop, kondisi J = K = 1 justru menghasilkan aksi toggle, yaitu perubahan keadaan Q menjadi kebalikannya (jika Q = 1 maka akan menjadi 0, dan sebaliknya) setiap kali ada pulsa clock.
Tabel kebenaran JK Flip-Flop menunjukkan perilaku sebagai berikut:
JK Flip-Flop sering digunakan dalam aplikasi pencacah (counter), pembagi frekuensi, dan memori sementara. Dalam rangkaian pencacah, beberapa JK Flip-Flop dapat dikombinasikan secara berurutan untuk membentuk counter biner. Penggunaan gerbang logika tambahan seperti AND sangat umum dalam rangkaian tersebut untuk mendeteksi kondisi tertentu dari output flip-flop dan memberikan aksi seperti reset atau preset. Karena kemampuannya dalam melakukan toggle dan kestabilannya terhadap pulsa clock, JK Flip-Flop menjadi pilihan populer dalam desain rangkaian logika sekuensial.
5. Soal [kembali]
a) Example[kembali]
Contoh 1: Jelaskan bagaimana counter Mod-8 pada gambar akan berubah dari keadaan 010 (desimal 2) menjadi keadaan berikutnya saat terjadi pulsa CLK. Tentukan juga output dekoder mana yang akan aktif (bernilai 1) setelah transisi ini.
Jawaban: Counter akan berubah dari 010 menjadi 011. Output dekoder nomor 3 (berlabel _C B A) akan aktif (bernilai 1).
Contoh 2: Jika counter berada dalam keadaan 111 (desimal 7), jelaskan keadaan counter setelah satu pulsa CLK berikutnya. Output dekoder mana yang akan aktif?
Jawaban: Counter akan kembali ke keadaan 000. Output dekoder nomor 0 (berlabel _C_B_A) akan aktif (bernilai 1).
b) Problem [kembali]
Problem 1:
Pada kondisi CBA = 101, berapa output HIGH dari gerbang AND, dan labelnya berapa?
Jawaban:
CBA = 101 berarti desimal 5. Maka hanya gerbang AND dengan label “5” yang aktif.
Problem 2:
Jika output counter saat ini adalah CBA = 100, berapa jumlah detak clock yang sudah terjadi?
Jawaban:
100 dalam biner = 4 dalam desimal, artinya sudah terjadi 4 detak clock.
c) Pilihan Ganda [kembali]
1. Apa yang terjadi setelah counter mencapai keadaan CBA = 111?
A. Tetap pada 111
B. Kembali ke 000
C. Lompat ke 100
D. Berhenti menghitung
2. Fungsi utama dari gerbang AND dalam rangkaian decoder MOD-8 adalah...
A. Menyimpan nilai biner
B. Mentrigger flip-flop
C. Mengidentifikasi setiap kombinasi output counter
D. Menjumlahkan sinyal input
6. Percobaan [kembali]
a) Prosedur[kembali]
1. Buka aplikasi proteus 2. Pilih komponen yang dibutuhkan 3. Rangkai setiap komponen menjadi rangkaian yang diinginkan 4. Ubah spesifikasi komponen sesuai kebutuhan 5. Jalankan simulasi rangkaian
b) Rangkaian Simulasi dan Prinsip Kerja [kembali]
Rangkaian yang di bagian atas merupakan sebuah counter synchronous yang menggunakan tiga buah JK flip-flop untuk menghasilkan penghitung modulo-8 (mod-8). Rangkaian ini bekerja berdasarkan prinsip logika digital di mana semua flip-flop menerima sinyal clock secara bersamaan, sehingga tidak terjadi delay berantai seperti pada asynchronous counter.
Dalam rangkaian ini, masing-masing flip-flop mewakili satu bit dari hasil keluaran biner: flip-flop A (LSB – least significant bit), B, dan C (MSB – most significant bit). Setiap flip-flop dikonfigurasi dalam mode toggle (berubah keadaan), karena input J dan K dihubungkan ke logika ‘1’. Namun, untuk flip-flop B dan C, masukan J dan K tidak langsung ke logika 1, tetapi ke hasil AND dari keluaran sebelumnya. Artinya, flip-flop A akan berubah keadaan setiap kali sinyal clock datang (karena J=K=1). Flip-flop B hanya akan toggle jika keluaran dari A adalah logika ‘1’ — hal ini karena input JK pada flip-flop B dikendalikan oleh output A, dan flip-flop B juga menggunakan clock yang sama (sinkron).
Begitu pula dengan flip-flop C. Input JK pada flip-flop C dikendalikan oleh hasil AND dari output A dan output B. Dengan kata lain, flip-flop C hanya akan berubah jika kedua keluaran sebelumnya (A dan B) berada pada logika ‘1’. Karena semua flip-flop menerima sinyal clock yang sama, perubahan status terjadi serentak. Ini menjadikan rangkaian ini sebagai synchronous counter.
Ketika clock diberikan secara berkala, keluaran dari ketiga flip-flop (C, B, A) akan membentuk urutan biner dari 000, 001, 010, 011, 100, 101, 110, hingga 111, dan kemudian kembali ke 000. Dengan demikian, rangkaian ini menghasilkan counter mod-8, karena terdapat delapan keadaan unik sebelum kembali ke awal. Keseluruhan proses ini berlangsung secara sinkron, membuat sistem ini lebih stabil dan akurat dibandingkan asynchronous counter.
Sementara gambar rangkaian yang bagian bawah menunjukkan bagaimana rangkaian decoding menggunakan gerbang AND untuk menerjemahkan keluaran dari sebuah counter mod-8. Counter mod-8 menghasilkan kombinasi biner dari tiga bit (C, B, dan A), mulai dari 000 hingga 111, dan rangkaian ini dirancang untuk mengenali setiap kombinasi tersebut dan mengaktifkan satu output spesifik dari delapan output yang tersedia. Ini adalah bentuk dasar dari rangkaian dekoder biner ke desimal (3-to-8 decoder), yang banyak digunakan dalam aplikasi sistem digital untuk memilih satu dari beberapa saluran berdasarkan input biner.
Setiap gerbang AND pada rangkaian ini dirancang untuk mendeteksi satu kondisi unik dari keluaran counter. Sebagai contoh, gerbang AND yang diberi label “0” hanya akan menghasilkan logika tinggi (1) jika keluaran counter adalah 000, atau dalam bentuk logika: C̅ B̅ A̅. Demikian pula, gerbang dengan label “1” akan aktif saat input adalah 001 (C̅ B̅ A), dan seterusnya hingga kombinasi terakhir 111 (C B A), yang hanya akan mengaktifkan gerbang “7”. Gerbang AND ini menerima input langsung dari flip-flop counter dan juga dari output komplemennya (ditandai dengan tanda strip di atas huruf seperti C̅, B̅, A̅). Dengan kombinasi input tersebut, gerbang hanya akan aktif ketika kombinasi biner yang tepat terjadi pada output counter.
Ketika clock diberikan, counter menghitung dari 000 hingga 111 secara berurutan. Setiap kali kombinasi biner berubah sesuai urutan ini, hanya satu gerbang AND yang aktif pada satu waktu, dan inilah yang menyebabkan pola pulsa output (gelombang biru) terlihat berurutan dari atas ke bawah. Setiap sinyal output mewakili satu kondisi biner dari counter dan akan menjadi “1” hanya selama satu periode clock. Oleh karena itu, rangkaian ini memungkinkan sistem digital lain untuk mengenali dengan tepat kapan counter berada pada nilai tertentu. Fungsi seperti ini sangat berguna dalam aplikasi seperti pengendalian urutan, pemindaian tampilan digital, atau pemilihan data secara selektif berdasarkan urutan.
c) Video Simulasi [kembali]
d) Download File [kembali]
File Rangkaian (klik disini)
Video Rangkaian (klik disini)
Datasheet Gerbang AND (klik disini)
Datasheet Inverter (NOT) (klik disini)
Datasheet JK Flip Flop (klik disini)
Komentar
Posting Komentar