Percobaan 1 Kondisi 19
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=0, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care led diganti logicprobe
2. Gambar Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Secara prinsip, flip-flop berfungsi sebagai penyimpan data satu bit, di mana kondisi keluarannya ditentukan oleh status sinyal set dan reset. Ketika input set diaktifkan (biasanya berlogika tinggi), output Q akan dipaksa menjadi 1, sedangkan output Q' (komplemennya) menjadi 0, tanpa memperhatikan input lain. Sebaliknya, jika input reset aktif, maka output Q akan menjadi 0 dan Q' menjadi 1. Keadaan ini akan tetap stabil selama sinyal set atau reset tersebut tetap diberikan. Namun, apabila kedua input set dan reset aktif secara bersamaan, kondisi tersebut dianggap tidak valid karena dapat menghasilkan output yang tidak menentu atau tidak stabil.
Prinsip kerja rangkaian ini menyoroti perbedaan antara JK flip-flop dan D flip-flop. Pada JK flip-flop, perubahan output Q hanya terjadi ketika terjadi transisi turun pada sinyal clock (falling edge), dengan perilaku ditentukan oleh nilai input J dan K (menahan, set, reset, atau toggle). Sementara itu, input SET dan RESET dapat langsung mengubah kondisi Q menjadi 1 atau 0 tanpa menunggu clock. Berbeda dengan D flip-flop, di mana output Q akan menyalin nilai input D setiap kali terjadi transisi naik pada sinyal clock (rising edge). Dengan menggunakan logic probe, dapat diamati bahwa flip-flop bekerja secara sinkron terhadap sinyal clock dan dapat dikendalikan sesuai konfigurasi input yang diberikan.
Komentar
Posting Komentar