Laporan Akhir 2
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Percobaan 2A
Rangkaian ini menggunakan dua buah IC 74193. Ketika pin MR (Master Reset) diaktifkan, seluruh keluaran counter akan dipaksa kembali ke bilangan biner 0. Apabila pin MR tidak aktif dan pin PL (Parallel Load) diaktifkan, maka nilai keluaran counter akan langsung mengikuti kombinasi input D0–D3. Sebagai contoh, jika seluruh input D0 hingga D3 berada pada kondisi aktif, maka keluaran yang dihasilkan adalah bilangan biner 15.
Namun, ketika pin MR dan PL sama-sama tidak aktif, rangkaian akan bekerja dalam mode pencacahan menggunakan pin UP dan DOWN. Pin UP berfungsi untuk menaikkan nilai keluaran dari 0000 hingga 1111 setiap kali terjadi falling edge clock pada pin UP, dengan syarat pin DOWN berada pada kondisi logika tinggi. Sebaliknya, pin DOWN berfungsi untuk menurunkan nilai keluaran dari 1111 hingga 0000 setiap kali terjadi falling edge clock, dengan syarat pin UP berada pada kondisi logika tinggi.
Percobaan 2B
Rangkaian ini merupakan counter sinkron 8-bit yang tersusun dari dua IC 74193, di mana masing-masing IC berfungsi sebagai up/down binary counter 4-bit. IC U2 digunakan untuk menangani empat bit paling rendah (B0–B3), sedangkan IC U1 menangani empat bit paling tinggi (B4–B7). Kedua IC tersebut dikonfigurasikan secara kaskade, dengan menghubungkan sinyal carry/borrow dari U2 ke U1, sehingga rangkaian mampu melakukan pencacahan secara kontinu dari 0 hingga 255, atau sebaliknya saat melakukan pencacahan turun.
Arah pencacahan (naik atau turun) dikendalikan oleh rangkaian gerbang NOR (U3), yang mengolah sinyal dari saklar kontrol B1 dan B2 untuk mengaktifkan jalur UP atau DOWN sesuai dengan kondisi yang diinginkan.
Sinyal Parallel Load (PL) digunakan untuk memasukkan nilai awal secara langsung ke dalam counter melalui saklar B0–B7. Ketika PL berada pada kondisi aktif (logika rendah), data dari input D0–D3 akan segera dimuat ke masing-masing IC tanpa memerlukan pulsa clock. Sementara itu, sinyal clock berfungsi memberikan pulsa pencacahan sesuai arah yang telah dipilih, dan pin MR (Master Reset) digunakan untuk mengembalikan seluruh keluaran ke kondisi nol. Keluaran Q0–Q7 menampilkan hasil pencacahan secara langsung, baik melalui logic probe maupun LED, tergantung pada konfigurasi rangkaian.
Pada bagian bawah rangkaian terdapat dua gerbang NOR (U4) yang berfungsi sebagai rangkaian kendali tambahan. Gerbang NOR akan menghasilkan keluaran logika tinggi hanya ketika seluruh input berada pada kondisi logika rendah. Oleh karena itu, rangkaian NOR ini dapat dimanfaatkan untuk mendeteksi kondisi tertentu pada keluaran counter, misalnya sebagai reset otomatis atau pembatas nilai hitungan, sehingga pencacahan tidak melewati batas yang telah ditentukan.
Video Penjelasan 2A
Komentar
Posting Komentar